14张图看懂半导体工艺演进对DRAM、逻辑器件和NAND的影响

本文摘要：近期笔者在清除业务研讨会上公开发表了演说。我不是一名清除工艺专家，在演说中讲解更好的是生产工艺的发展趋势及其对清除的影响。我将在这篇文章中共享并更进一步辩论那次演说的内容，主要环绕DRAM、逻辑器件和NAND这三大尖端产品。 DRAM在DRAM章节的第一张幻灯片中，我按公司和年份呈现出了DRAM工艺节点的变化。美光科技、三星和SK海力士是DRAM市场的主导厂商，所以我以这三家公司为代表展出了其各自的工艺节点。

近期笔者在清除业务研讨会上公开发表了演说。我不是一名清除工艺专家，在演说中讲解更好的是生产工艺的发展趋势及其对清除的影响。我将在这篇文章中共享并更进一步辩论那次演说的内容，主要环绕DRAM、逻辑器件和NAND这三大尖端产品。

DRAM在DRAM章节的第一张幻灯片中，我按公司和年份呈现出了DRAM工艺节点的变化。美光科技、三星和SK海力士是DRAM市场的主导厂商，所以我以这三家公司为代表展出了其各自的工艺节点。DRAM节点尺寸目前是由器件上大于的半间距来定义的，美光DRAM基于字线，三星和SK海力士则基于主动晶体管。

图表下方在一定程度上展出了关键技术的发展情况。左侧展出了具备挖出字线的鞍形鳍片读取晶体管。

具备挖出字线的鞍形鳍片是目前读取晶体管的标准。在中间和右下角，表明了DRAM电容器向更加细节距－低长方形比结构的演进。影响DRAM工艺削减的主要问题是电容。

为了可信地存储数据，电容必须小于一定的阈值。要之后生产出有闲置面积更加小的电容，可以把电容做到得更高，薄膜更加厚，或者减少薄膜的K值。但是问题在于，虽然从机械稳定性的角度还可以可信地作出更高更加厚的电容，但是随着薄膜厚度的减少，漏电不会减少，而且随着薄膜K值的减少，带上隙增大也不会造成漏电问题。当前的标准是用于较低漏电的铝基氧化物薄膜和用作低k值的锆基薄膜构成的复合膜，而且目前还不确切否还不会有更佳的替代方案。

在第五张和第六张幻灯片中，我讲解了一些主要的DRAM工艺块，并辩论了DRAM工艺对清除和滑条带的市场需求。我在DRAM章节最后一张幻灯片中展出了三星工艺节点的清除次数。

可以显现出，随着工艺尺寸的削减，DRAM清除次数也在减少，这主要是因为在沉浸于光刻步骤后必须展开更加多次背面斜面洗手，而且更加简单的多层图案化方案也不会导致多次清除。

本文来源：72779太阳游戏-www.ow2.com.cn